8-канальный 12-битный дигитайзер со скоростью 250 МС/с VX1720

Особенности:

• 12-разрядный АЦП со скоростью 250 МС/с
• ПЛИС для цифровой обработки импульсов в реальном времени:
• Распознавание формы импульсов (DPP-PSD)
• Подавление нуля (встроенное программное обеспечение для записи формы сигнала)
• 8 каналов
• Диапазон входных сигналов 2 Vpp (несимметричный)
• 16-разрядная программируемая регулировка смещения по постоянному току: ±1 В
• Временные метки запуска
• Буфер памяти: 1,25 или 10 МС/ч, до 1024 событий
• Программируемый размер события и настройка до и после запуска
• Аналоговые суммарные/мажоритарные и цифровые флаги превышения/занижения порогового значения для глобальной логики запуска
• Вход/выход тактовой частоты на передней панели доступен для многоплатформенной синхронизации (прямая подача или синтез на основе PLL)
• 16 программируемых входов/выходов LVDS
• Совместимый с VME64X интерфейс
• Интерфейс оптического канала (фирменный протокол CAEN)
• Контроллер A2818 (PCI) / A3818 (PCIe), доступный для управления до 8/32 модулями, последовательно соединенными по оптическому каналу
• Возможность обновления встроенного ПО через VME/Optical Link
• Библиотеки, демонстрации (C и LabVIEW) и программные средства для Windows и Linux

Описание:

VX1720 представляет собой модуль VME64X 6U шириной в 1 блок, оснащенный 8-канальным 12-разрядным преобразователем формы сигнала флэш-АЦП со скоростью 250 МС/с и несимметричным входным динамиком 2 Vpp.
Регулировка смещения по постоянному току (диапазон ±1 В) с помощью программируемых 16-битных ЦАП (по одному на каждый канал) на несимметричных входах позволяет правильно выбирать биполярное напряжение (Vin = ±1 В) вплоть до полностью положительного (Vin = 0 ÷ +2 В) или отрицательного (Vin = 0 ÷ -2 В) аналоговый вход качается без потери динамического разрешения.
Модуль оснащен тактовым входом и выходом на передней панели, а также модулем PLL для синтеза тактовых сигналов по внутренним/внешним ссылкам. Поток данных непрерывно записывается в кольцевой буфер памяти. Когда происходит запуск, ПЛИС записывает дополнительные N выборок для последующего запуска и замораживает буфер, который может быть прочитан либо по VMEbus, либо по оптическому каналу связи. Сбор данных может быть продолжен без простоев в новом буфере.

Каждый канал имеет буфер множественных событий SRAM, который делится на 1 ÷ 1024 буфера программируемого размера. При заказе доступны два размера цифровой памяти канала: 1,25 МС/ч (мод. VX1720E) и 10 МС/ч (мод. VX1720G). Алгоритмы “подавления нуля” и “сокращения объема данных” позволяют существенно экономить на считывании и обработке данных, отбраковывая выборки, размеры которых меньше программируемого порога. VX1720 поддерживает многоплатную синхронизацию, позволяя синхронизировать все АЦП с общим источником тактовых импульсов и обеспечивая выравнивание временных меток запуска. После синхронизации все данные будут выровнены и согласованы на нескольких платах VX1720.
Сигнал запуска может подаваться извне через триггерный вход на передней панели, а также с помощью программного обеспечения, но он также может быть сгенерирован внутри благодаря возможности самоподготовки threshold. Сигнал с одной платы может передаваться на другие платы через триггерный выход на передней панели.

Имеется аналоговый выход с четырьмя поддерживаемыми режимами работы:

Генератор сигналов: 1 импульсный генератор Vpp
Большинство: выходной сигнал пропорционален количеству входов ниже/выше порогового значения (1 шаг = 125 мВ).
Заполненность буфера: выходной сигнал пропорционален заполненности буфера для нескольких событий: 1 буфер ~ 1 мВ
Уровень напряжения: выходной сигнал представляет собой программируемый уровень напряжения
В VX1720 встроены интерфейсы VME (совместимый с VME64X) и оптической линии связи. Интерфейс VME позволяет передавать данные со скоростью 60 МБ/с (MBLT64), 100 МБ/с (2eVME), 160 МБ/с (2eSST). Оптический канал связи поддерживает скорость передачи данных 80 МБ/с и обеспечивает возможность последовательной передачи данных. Таким образом, к одному контроллеру оптического канала связи (мод. A2818/A3818) можно подключить до 8/32 модулей АЦП.

Доступное программное обеспечение (Windows и Linux):
CAEN предоставляет драйверы для всех различных типов физических каналов связи, набор библиотек C и LabVIEW (CAENComm и CAENDigitizer), демонстрационные приложения и утилиты:

CAENSCOPE: полностью графическая программа, реализующая простой осциллограф.
CAENUpgrader: инструмент, позволяющий пользователю обновлять встроенное ПО цифровых устройств, изменять настройки PLL, загружать, по запросу, лицензию на платное встроенное ПО и другие утилиты.
CAEN WaveDump: консольное программное приложение, которое может использоваться для настройки и считывания данных о событиях с любой модели цифрового преобразователя семейства CAEN и сохранения данных в буфере памяти, выделенном для этой цели.
CAEN также предоставляет встроенное программное обеспечение для обработки цифровых импульсов для физических приложений. Эта функция позволяет выполнять оперативную обработку непосредственно оцифрованного сигнала детектора:

Цифровая обработка импульсов DPP-PSD для распознавания формы импульсов
цифровые преобразователи x720(*) и x751, работающие под управлением встроенного ПО DPP-PSD, принимают сигналы непосредственно от детектора и реализуют цифровую замену двухзатворного QDC, дискриминатора и стробирующего генератора.
(*) Встроенное по DPP-CI и программное обеспечение для управления DPP-CI больше не поддерживаются. Для выполнения интеграции заряда, пожалуйста, обратитесь к встроенному ПО и программному обеспечению DPP-PSD

Технические параметры:

Упаковка    
Модуль VME64X 6U шириной в 1 блок

Аналоговый вход    
8 каналов (MCX 50 Ом)
Несимметричный
Диапазон входного сигнала: 2 Vpp
Полоса пропускания: 125 МГц
Программируемый ЦАП для регулировки смещения x канала: ±1 В
Цифровое преобразование    
Разрешение: 12 бит
Частота дискретизации: от 31,25 до 250 МС/с одновременно на каждом канале

Производительность системы ENOB:
SINAD:
THD: 10,14 (буфер 64 Кбит/с)
62,85 дБ
74,1 дБSFDR:
СИГМА: 82,0 дБ
Среднеквадратичное значение 0,95 МБАЙТ (буфер 64 Кбит/с, открытый вход)
Генерация тактовых импульсов АЦП    
Три режима работы:

Режим PLL: внутренний эталонный (50 МГц loc. генератор)
Режим PLL: внешняя ссылка на CLK_IN
Режим обхода PLL: внешний. тактовая частота на CLK_IN напрямую управляет тактовой частотой АЦП (частота: 31,25 ÷ 250 МГц)
Цифровой ввод-вывод    
CLK_IN (режим усилителя II):

Дифференциальные входные тактовые частоты переменного тока LVDS, ECL, PECL, LVPECL, CML (NIM/TTL с односторонним подключением доступны по специальному кабелю)
Джиттер < 100 ppm
CLK_OUT (AMP Modu II):

Дифференциальный тактовый выход LVDS, подключенный к постоянному току, заблокирован на частоте дискретизации ACD (частота: 31,25 – 250 МГц)
TRG_IN (NIM/TTL, Zin = 50 Ом): внешний триггерный вход
TRG_OUT (NIM/TTL, Rt = 50 Ом): выход локального триггера
S_IN (NIM/TTL, Zin = 50 Ом): вход на передней панели для синхронизации/ВЫБОРКИ/ЗАПУСКА
Память для сбора данных    
1,25 МС/с (5 мс при 250 МС/с) или 10 МС/с (40 мс при 250 МС/с) Буфер с несколькими событиями, который можно разделить на 1 ÷ 1024 буфера
Независимый доступ для чтения и записи
Программируемый размер события и время до/после запуска
Спусковой крючок    
Общий триггер:

Внешний (сигнал на TRG_IN)
Программное обеспечение (по шине VMEbus или оптическому каналу связи)
Автоматический запуск (внутренний пороговый автоматический запуск)
Отметка времени запуска    
31-разрядный счетчик – разрешение 16 нс – диапазон 17 с

Синхронизация с несколькими модулями    
Распространение тактовых импульсов: последовательным или разветвленным
Распространение триггеров: последовательным или разветвленным
Синхронизация временных меток
Аналоговый монитор    
12-битный/100-МГц ЦАП с выходом, управляемым ПЛИС, с четырьмя режимами работы:

Тестовая форма сигнала: 1 генератор тестовой линейной частоты Vpp
Большинство: выходной сигнал MON/Σ пропорционален количеству каналов (включенных) ниже/выше порогового значения (1 шаг = 125 мВ)
Заполненность буфера: выходной сигнал MON/Σ пропорционален заполненности буфера для нескольких событий
Уровень напряжения: Выходной сигнал MON/Σ представляет собой программируемый уровень напряжения
Контроллер АЦП и памяти FPGA    
По одному контроллеру Altera EP1C20 на канал

Входы/выходы LVDS    
16 универсальных входов/выходов LVDS, управляемых FPGA
Можно запрограммировать режим занятости, готовность к передаче данных, заполнение памяти, индивидуальный запуск и другие функции
Шаблон ввода из системы ввода-вывода LVDS может быть связан с каждым триггером в качестве маркера события
Интерфейс VME    
Совместимый с VME64X

Режимы передачи данных: D32, BLT32, MBLT64, CBLT32/64, 2eVME, 2eSST, Многоцикловые передачи
Скорость передачи: 60 МБ/с (MBLT64), 100 МБ/с (2eVME), 160 МБ/с (2eSST)
Последовательный и произвольный доступ к данным из буфера множественных событий
Цепное считывание позволяет считывать одно событие со всех плат в ящике VME с доступом BLT
Оптический канал связи    
Фирменный протокол CAEN, скорость передачи данных до 80 МБ/с
Последовательная схема: к одному контроллеру оптической связи (мод. A2818/A3818) можно подключить до 8/32 модулей АЦП.
Обновлять    
Встроенное ПО может быть обновлено по VMEbus или оптическому каналу связи

Программное обеспечение    
Библиотеки C и LabVIEW общего назначения
Демонстрационные и программные средства для Windows и Linux
потребляемая мощность    
4 А при +5 В
200 мА при +12 В
200 мА при -12 В